目前没有可供注册的课程。

请求班级


课程亮点

课程亮点

这种密集的,实用的2天课程是针对设计工程师的,他们将使用SystemVerilog硬件验证和描述语言编写RTL。IEEE标准1800-2017。通过讨论和实验室,您将学习语言基础知识,如正确使用数据类型,2态与4态建模,枚举类型,结构,以及SystemVerilog的多功能编程语句集。然后,您将学习编写可合成的RTL模型的最佳编码实践,这些模型在模拟和合成中都能正常工作。特别注意语言的微妙之处,例如如何阻塞和非阻塞分配,编程语句和运算符影响模拟和合成。

在我们的行业专家导师的指导下,实践性的实验室练习加强了讲座和讨论主题。

你将学会如何

  • 仿真概念
  • SystemVerilog语法和数据类型
  • 程序块和声明,包括首字母,总是,和连续作业
  • PGrogramming语句
  • 操作员和规则
  • 数组,结构,和包装
  • 连接测试台和设计的接口

动手实验室

在整个课程中,在我们的行业专家指导下,广泛的实践性实验室练习将加强讲座和讨论主题。使用Questa®软件。金宝博滚球专家实验室主题包括:

  • 用2态数据类型设计和验证
  • 模拟并验证单端口SRAM
  • 建模并验证指令堆栈
  • 建模并验证主/从接口总线
  • 使用测试向量验证设计

先决条件

  • 熟悉硬件验证的概念。
  • 了解Verilog 2001语言

课程部件号

讲师指导:276983
在线直播:276984

闲聊γ 接触