C/C++/SystemC HLS

弹射器是唯一支持ANSI C++和SystemC的高级综合平台,给设计师以他们喜欢的语言工作的自由,并提升到一个更高效的抽象级别。弹射器合成的抽象模型通常需要减少80%的手写代码,最多可以模拟1个,比可合成RTL快1000倍。

从这些高级描述中,弹射器生成优化的verilog或vhdl,准备生产RTL合成和验证流程。该平台使设计师能够控制哪些区域得到优化,以及自上而下或自下而上的工作能力,这是RTL IP集成所必需的。

数据库和智能缓存技术提供了至少10倍的容量改进,使大型子系统的合成成为可能。合成的RTL经过功率优化,性能,面积,和定时关闭。这个经过验证优化的RTL代码已经准备好部署到企业验证方法中。包括基于uvm的流。

关键特性

  • SystemC和C++的本地对白语言支持
  • 在复杂设计上实现设计关闭所需的控制和可预测性
  • 具有10倍容量的综合设计管理和装配系统
  • 与标准功能验证方法的集成
  • 验证优化的RTL代码

法国泰雷兹阿莱尼亚宇航公司

“弹射器8,我们现在可以有效地合成我们的数百万门数据处理硬件。我们写的是C++或SystemC,根据每个项目的设计和验证需求,然后使用弹射器的可配置层次技术,这使得合成更大的设计成为可能。”“

伊曼纽尔·李珍,ASIC/FPGA设计组组长,法国泰雷兹阿莱尼亚宇航公司

意法半导体

“弹射器8允许快速发展的C++算法,以探索和优化,以满足我们的领域,动力和性能目标。凭借这些能力和我们在HLS方面的成功经验,我们已经决定将新的IP开发迁移到可合成的C++中,以更有效地重用和重新定位IP。“

迈克尔·乔瓦尼尼,消费品部前端团队硬件项目负责人,意法半导体

“在评估弹射器的高水平合成后,我们发现可以缩短初始设计师的设计时间,因为弹射器图形用户界面非常容易和直观的使用。我们还发现弹射器可以为我们提供所需的质量和生产力,我们能够在很短的周转时间内开发出非常复杂的IP,将其包含在我们的ASIC中。”“

川崎泰也,研发部SOC技术部副总经理,奥林巴斯

意法半导体

“弹射器通过可预测的功能精度和高质量的结果赢得了我们的信任,我们获得了必要的信心来为工具分配更大的设计,从而实现更大的生产力增长。”“

亚历山大塞利埃,意法半导体

意法半导体

“弹射流,RTL调试字面上消失。C模型在其环境中得到验证,并由此创建正确的byconstruction rtl。这大大减少了验证工作。”“

朱塞佩·博纳诺,意法半导体

闲聊γ 接触