经由插入,以提高设计的可靠性和性能自动化

按照导师
设计的Calibre

设计的Calibre

发布2020可15

通过忌讳福阿德,Esraa Swillam,杰夫·威尔逊 - 导师,A西门子业务188bet

IR降和EM问题放慢您的流片?通过插入自动按钮提供DRC / LVS清洁过孔显著改善IR降和EM结果。我们讨论…

由于每一个电气工程师深知,权力结构的设计变得更为随着科技的节点,每个节点提前挑战。特别是,电压降(IR)和电迁移(EM)问题已在数量和影响显著增长。集成电路(IC)设计人员必须找到以管理从较窄的金属的增加的阻力,这对可靠性和成品率有直接的影响的新方法。

与电网宽度为预先确定的,降低电阻的最有效的手段是插入额外通孔到布局。然而,传统上用来添加过孔的自定义脚本实在太复杂和费时考虑到需要控制不同的堆栈,复杂的间距规则,不同的外壳打造,并在先进节点设计运行,并通过每宽度计数。设计团队不约而同地结束了自己的时间延伸到市场,影响竞争优势和盈利能力。

输入口径™YieldEnhancer PowerVia实用程序,它通过设置和插入过程提供了一个“按钮”,提供了一种简单,自动流,作为需要减少IR降和EM问题,插入附加的正确逐结构通孔和提高设计性能和可靠性。

所述PowerVia效用流动依赖于由制造铸造供给要求,以确定用于经由插入正确逐施工要求。这种灵活性使PowerVia工具来工作,任何代工厂进行任何处理,同时确保所插入的通孔符合所有设计规则检查(DRC)和布局与原理图(LVS)的要求。

想想这听起来好得是真实的?要确定如何使用PowerVia效用将会影响他们的设计质量和流片时间表,导师,西门子业务的IC设计公司合作,实施和评价在产品设计中的PowerVia解决方案。188bet结果显示,EM / IR结果显著的改进,包括在电流密度违法行为大幅减少,明显提高设计性能和可靠性的影响降到最低的设计计划。

想了解详细内容?下载我们的白皮书的一个副本,减少IR和EM问题通过插入自动,并用自己的方式,以更好地表现,更可靠的设计。

更多博客文章

注释

对这个职位还没有人评论道。成为第一下面发表评论。

添加您的评论

请填写以下信息,意见或登入

你的邮箱不会被公开

档案


聊天室| 联系