口径3D栈

Calibre 3dstack扩展了Calibre模具级别的签收验证,以实现对各种2.5d和3d堆叠模具组件的完整签收验证。使用Calibre 3dstack,设计人员可以在任何工艺节点对完整的多模具系统执行签准DRC和LVS检查,而无需破坏当前的工具流或要求新的数据格式。显著减少了逐渐减少的时间。因为3dstack是使用标准口径DRC启用的,Calibre LVS和Calibre DesignRev许可证功能,不需要新的许可证或工具。

口径3深度叠加

而标准的Calibre产品支持铸造合格设计规则检查(DRC)和布局对比。单个模具的示意图(LVS)比较,Calibre 3DStack扩展了Calibre模具级签收验证,以实现堆叠模具组件的完整设计验证。Calibre 3DStack可用于各种堆叠模具组件的验证,像是堆积的记忆,叠加传感器阵列,基于中介层的结构,或封装级路由(晶圆级封装)。

基于规则组中的包信息(模具订单,x/y位置,旋转和定向,等)Calibre 3dstack对芯片设计之间的接口几何进行所有DRC和LVS检查,包括颠簸,球,通过硅通孔(TSV)或者铜与铜的结合,并且可以轻松地支持来自多个流程的模具。

传统的DRC和LVS验证工具假设层是共面的,位于同一gdsii层上的多边形物理上位于同一垂直平面上。2.5D和3D结构包含多个模具,这些模具可能包含同一GDSII层上的多边形,但在不同的垂直深度,很可能代表了完全不同的几何图形。当用传统工具验证2.5d和3d设计时,具有相同层的多个模具之间可能存在层冲突。

Calibre 3DStack在组件中的每个模具位置唯一标识每层的几何图形,允许模具之间的精确检查。通过支持多个模具的灵活堆叠配置,Calibre 3DStack最大限度地减少了对现有验证流的干扰,同时为设计人员提供了跨流程节点和堆叠配置(基于中介器和完整3D)的最大灵活性。能够区分每个模具放置的感兴趣层,Calibre 3dstack使设计者能够验证物理属性(偏移,缩放比例,每个模具的旋转等,同时还可以跟踪插入器或模到模接口的连接。Calibre 3dstack还提供了可扩展性,有能力在未来整合新的提取和验证解决方案。

三维叠加

Calibre 3dstack支持用倒装芯片对芯片组进行签核验证,硅中介层,通过硅通孔,还有更多。

三维叠加

Calibre 3DStack使用规则面板中提供的信息来支持各种堆叠配置。

三维叠加

Calibre 3dstack可以支持的典型2.5d和3d配置。

三维叠加

Calibre 3dstack验证微凸点是否在物理上对齐,以及通过模具接口是否存在适当的电气连接。

特征

  • 支持所有类型的堆叠设计,包括插入器,堆叠存储器,前后TSV配置,包级路由,更多
  • 支持多进程配置,无需特定于铸造厂的进程规则文件
  • 启用被动插入器的连接性跟踪以识别短路或开路
  • 提供用于创建程序集源网络列表或完整程序集提取的网络列表的系统网络列表生成器工具
  • 扩展现有的Calibre许可证
  • 包括在台积电COVO和信息参考流中

效益

  • 不需要新的Calibre许可证或工具
  • 2.5D和3D组件的精确DRC和LVS签收验证
  • 几乎适用于任何堆叠设计配置
  • 确保签核口径验证,同时减少了取出时间

推荐信

““Tezazon专注于3D晶圆堆叠和TSV工艺。我们与数十家客户合作,为原型制作和商业化定制3D IC,包括最近40纳米和65纳米的3D IC,第一个在这些小节点上。通过与Mentor Graphics合作,我们可以为我们的共同客户提供全面的设计验证解决方案。它为它们创造了最高的价值,对现有流程的干扰最小。使用口径,我们的客户得到了最好的周转时间。更好的是,无需生成“Frankenstein”GDS文件,将所有单个模具组合在3D-IC组件中,而且不需要处理结合不同模具流程的“怪物”规则文件。口径使过程非常快速和相对容易。““

Robert Patti首席技术官和设计工程副总裁,Tezaron半导体公司

““台积电正在扩展其3D IC功能,为设计师开发新产品提供更多的技术选择。COVO为使用不同节点或流程类型的多模具系统提供了一种简单的方法来减少占地面积和功率,同时最小化复杂性和设计周期时间。Mentor正在为台积电流程提供各种元素,包括为想要使用台积电Cowos产品的数字和定制设计师提供设计中心。““

苏克李,高级总监,台积电设计基建市场部

““Mentor是我们在多个节点物理验证方面的合作者,现在我们从单模系统转向多模系统,它们继续为新技术的发展提供宝贵的贡献。““

苏克李,高级总监,台积电设计基建市场部
闲聊γ 接触