用于3D-IC注销的校准

Calibre——IC物理验证的领先平台,提取,LVS和DFM-满足当今设计者构建3D-IC产品的需要,是否基于SiP,带TSV的硅插入器或叠层模具

Calibre解决方案与当前的设计流程和设计风格无缝集成,提供基于独立验证的模具验证多模组设计的能力。使用这些技术,设计者可以创建高密度的片上混合工艺系统,更低的功率,以及更大的带宽——所有带宽都不影响其现有流。

支持2.5D和3D打包

业界正在就叠层模具的两种基本配置进行汇聚,一种使用TSV进行垂直芯片上堆叠,另一个采用并排模具,通过硅插入器连接。无论配置如何,Calibre提供完整的设计验证,包括DRC,LVS,寄生提取(PEX)和模拟,以最大的灵活性,以混合模具组件制造的不同工艺或不同的工艺节点。

将3D无缝集成到现有设备中
设计流程

校准器分别支持各个模具的DRC/LVS/PEX,然后对封装接口进行验证。基于包装信息(模具订单,x/y位置,在规则甲板中提供的旋转和定向等,校准完成全部多模2.5D-IC和3D-IC系统的DRC和LVS校验,并且还以单个芯片网表和3D堆栈顶层网表的形式提供寄生用于仿真。Calibre在不破坏当前工具流或需要新数据格式的情况下交付这些功能。

芯片封装的发展。

堆叠模具使用TSV进行前后端连接和倒装芯片微凸点进行模具间连接。

3D配置的物理验证包括检查垫在模具和基板(插入器)上的对准,以及布局到示意图的检查,以检查整个堆栈之间的正确连接。

检查模具对准。

产品

模拟快速SPICE平台

纳米电路验证

口径NMRDC

设计规则检查

口径NMLVS

布局VS示意性检查

校准XRC

全切片提取

口径XACT三维

高精度提取

埃尔多

模拟集成电路仿真